Verdex 60pin connector chart

You can check if this connector is on your gumstix by using the reference table on the Gumstix motherboard I/O page.

Note: Schematic images and charts below are from the point of view of the gumstix looking at the connector from the daughtercard's point of view, these signals are mirrored^

This pinout is for the GS270 versions R1205, R1365, and R1511. It may be subject to change in future revisions.

{| border="1" cellpadding="2" !|Pin !|GPIO !|Signal !|Signal !|GPIO !|Pin
 * 1 || - || GND || - || GND || 60
 * 2 || GPIO(67) || L_DD09 || - || USBH_N1 || 59
 * 3 || GPIO(77) || L_BIAS || GPIO(28) || BITCLK || 58
 * 4 || GPIO(61) || L_DD03 || GPIO(76) || L_PCLK || 57
 * 5 || GPIO(30) || SDATA_OUT || GPIO(73) || L_DD15 || 56
 * 6 || GPIO(66) || L_DD08 || GPIO(72) || L_DD14 || 55
 * 7 || - || GND || GPIO(34) || FF_RXD || 54
 * 8 || GPIO(71) || L_DD13 || GPIO(65) || L_DD07 || 53
 * 9 || GPIO(70) || L_DD12 || GPIO(63) || L_DD05 || 52
 * 10 || GPIO(69) || L_DD11 || GPIO(68) || L_DD10 || 51
 * 11 || - || USBH_P1 || GPIO(59) || L_DD01 || 50
 * 12 || GPIO(46) || IR_RXD || GPIO(113) || NACRESET || 49
 * 13 || GPIO(60) || L_DD02 || GPIO(47) || IR_TXD || 48
 * 14 || GPIO(100) || FF_CTS || GPIO(62) || L_DD04 || 47
 * 15 || GPIO(9) || CLK_32 || GPIO(31) || SYNC || 46
 * 16 || GPIO(75) || L_LCLK || GPIO(11) || SSPRXD2 || 45
 * 17 || GPIO(17) || PWM1 || GPIO(14) || SSPSFRM2 || 44
 * 18 || GPIO(58) || L_DD00 || GPIO(29) || SDATA_IN0 || 43
 * 19 || GPIO(118) || SDA || - || GND || 42
 * 20 || GPIO(117) || SCL || GPIO(74) || L_FCLK || 41
 * 21 || GPIO(19) || SSPSCLK2 || GPIO(64) || L_DD06 || 40
 * 22 || GPIO(87) || L_DD17 || GPIO(27) || FF_RTS || 39
 * 23 || GPIO(13) || SSPTXD2 || - || GPIO101 || 38
 * 24 || GPIO(41) || OTG_ID || - || N_MANUAL_RESET || 37
 * 25 || GPIO(2)* || SYS_EN || GPIO(16) || PWM0 || 36
 * 26 || GPIO(39) || FF_TXD || GPIO(43) || BT_TXD || 35
 * 27 || GPIO(86) || L_DD16 || GPIO(45) || BT_RTS || 34
 * 28 || - || V_BATT || GPIO(42) || BT_RXD || 33
 * 29 || - || V_BATT || GPIO(44) || BT_CTS || 32
 * 30 || - || V_BATT || - || GND || 31
 * 16 || GPIO(75) || L_LCLK || GPIO(11) || SSPRXD2 || 45
 * 17 || GPIO(17) || PWM1 || GPIO(14) || SSPSFRM2 || 44
 * 18 || GPIO(58) || L_DD00 || GPIO(29) || SDATA_IN0 || 43
 * 19 || GPIO(118) || SDA || - || GND || 42
 * 20 || GPIO(117) || SCL || GPIO(74) || L_FCLK || 41
 * 21 || GPIO(19) || SSPSCLK2 || GPIO(64) || L_DD06 || 40
 * 22 || GPIO(87) || L_DD17 || GPIO(27) || FF_RTS || 39
 * 23 || GPIO(13) || SSPTXD2 || - || GPIO101 || 38
 * 24 || GPIO(41) || OTG_ID || - || N_MANUAL_RESET || 37
 * 25 || GPIO(2)* || SYS_EN || GPIO(16) || PWM0 || 36
 * 26 || GPIO(39) || FF_TXD || GPIO(43) || BT_TXD || 35
 * 27 || GPIO(86) || L_DD16 || GPIO(45) || BT_RTS || 34
 * 28 || - || V_BATT || GPIO(42) || BT_RXD || 33
 * 29 || - || V_BATT || GPIO(44) || BT_CTS || 32
 * 30 || - || V_BATT || - || GND || 31
 * 23 || GPIO(13) || SSPTXD2 || - || GPIO101 || 38
 * 24 || GPIO(41) || OTG_ID || - || N_MANUAL_RESET || 37
 * 25 || GPIO(2)* || SYS_EN || GPIO(16) || PWM0 || 36
 * 26 || GPIO(39) || FF_TXD || GPIO(43) || BT_TXD || 35
 * 27 || GPIO(86) || L_DD16 || GPIO(45) || BT_RTS || 34
 * 28 || - || V_BATT || GPIO(42) || BT_RXD || 33
 * 29 || - || V_BATT || GPIO(44) || BT_CTS || 32
 * 30 || - || V_BATT || - || GND || 31
 * 27 || GPIO(86) || L_DD16 || GPIO(45) || BT_RTS || 34
 * 28 || - || V_BATT || GPIO(42) || BT_RXD || 33
 * 29 || - || V_BATT || GPIO(44) || BT_CTS || 32
 * 30 || - || V_BATT || - || GND || 31
 * 29 || - || V_BATT || GPIO(44) || BT_CTS || 32
 * 30 || - || V_BATT || - || GND || 31
 * 30 || - || V_BATT || - || GND || 31


 * The SYS_EN pin cannot be used as a GPIO. See PXA270 Processor Developer's Manual, page 24-8, footnote 5.